Ingenieur Verifikation und RTL-Design (m/w)

Sachsen  ‐ Vor Ort
Dieses Projekt ist archiviert und leider nicht (mehr) aktiv.
Sie finden vakante Projekte hier in unserer Projektbörse.

Schlagworte

Beschreibung


Für unseren Kunden suchen wir einen
Ingenieur Verifikation und RTL-Design (m/w)

Referenz: -de
Beginn: 01/15
Dauer: 3 MM
Ort: in Sachsen
Branche: Herstellung von bestückten Leiterplatten

Ihre Aufgaben:
  • Erstellung von Verification Objectives
  • Erstellung, Debug und Analyse von Testcases und Regressions


Ihre Qualifikation
  • Kenntnisse im Bereich RTL-Design mit VHDL
  • Kenntnisse im Bereich LTE/Cellular Desired
  • Linux-Kenntnisse
  • Englischkenntnisse von Vorteil



Skills:
- Softwareentwickler


Keywords: Softwareentwickler
Start
01/15
Dauer
3 MM
Von
Hays AG
Eingestellt
13.11.2014
Ansprechpartner:
Kerstin Werner
Projekt-ID:
807584
Vertragsart
Freiberuflich
Um sich auf dieses Projekt zu bewerben müssen Sie sich einloggen.
Registrieren