Consultant, System Integration Abteilung R&D 38, München
ASMPT
(Industrie und Maschinenbau)
Schlagwörter
Test Automation
Netzwerktechnik
Forschung
Data Analysis
Elektrotechnik
Automobilindustrie
Automotive Open System Architecture
C++
Canbus
Elektronik
Skills
- Inhaber des Ingenieurbüros DesTEngS gegr. 2011, eigene Geschäftsräume, eigene IT Ausstattung
- Tätigkeiten in den Bereichen Industrie-Elektronik, Automotive, Halbleiter, Mobilkommunikation, Wireless, Unterhaltungselektronik, Faseroptik und Forschung
- War erfolgreich tätig in international vertretenen Großkonzernen, Startups und Forschungsinstituten
- Hervorragende Kommunikations- und Präsentationsfähigkeiten
- Flexibler Arbeitsstil; war Technischer Leiter, Gruppenleiter, Team Mitglied und autonomer Experte
- Einsatzort: Großraum München oder in eigenen Geschäftsräumen in Unterhaching; gelegentliche Reisen sind möglich
- Systemintegration und Testautomatisierung
- Umfassende Erfahrung in der Integration komplexer Systeme und Entwicklung automatisierter Testumgebungen für Software, Hardware und Subsysteme
- Softwareentwicklung
- Fundierte Kenntnisse in verschiedenen Programmiersprachen wie C++, Python, Matlab und CAPL
- Erfahrung in der Entwicklung von Datenanalysetools und Testautomatisierung.
- Netzwerktechnologien
- Tiefgreifendes Verständnis von Netzwerkprotokollen, insbesondere Ethernet OSI Layer 1 bis 5 und CAN-Bus
- Erfahrung bei Test und Optimierung von Netzwerkkomponenten und -systemen
- HF-Technologie und Signalintegrität
- Expertise in der Entwicklung und Analyse von Hochfrequenz-Systemen, einschließlich Antennendesign und Signalintegritätsanalysen.
- Messtechnik und Datenanalyse
- Umfangreiche Erfahrung mit verschiedenen Messgeräten und -techniken
- Fähigkeiten in der Analyse und Interpretation komplexer Datensätze
- Projektmanagement
- Erfolgreiche Leitung eines Entwicklungsteams
- Durchführung anspruchsvoller technischer Projekte in verschiedenen Unternehmensumgebungen
Projekthistorie
11/2020
-
12/2025
- Validierung von Ethernet Protokollen und Middlewares für ASMPTs neuen Gigabit Ethernet Feldbus: Bereitstellung der Entscheidungsgrundlage für die Auswahl der besten Lösung
- UDP, TCP inclusive Slow Start und Nagle-Algorithmus, IEEE 1722 (AVTP frames), Precision Time Protocol (PTP, gPTP), DoIP
- Scalable service-Oriented MiddlewarE over IP (SOME/IP), Object Management Group (OMG) Data Distribution Service (DDS)
- Erstellung von Testumgebungen und Werkzeugen für Tests und Test-Automatisierung
- Entwicklung von Testprozeduren und Key Performance Indicators (KPIs) zur Bestimmung von ASMPTs Gigabit Ethernet und CAN-Bus Netzwerkverkehr in Bestückungsmaschinen
- Erstellung von Man-in-the-Middle Instrumenten für Tests mit Fehler-Einstreuung
- Konfiguration der Embedded Linux Remote Control Units
- Mitarbeit bei der Entwicklung einer ASMPT-eigenen Feldbus Domain-Specific Language (DSL)
- Entwicklung von C++, Python und CAPL Programmen
- Um die Weiterverwendung existierender CAN-Bus Analysewerkzeuge mit ASMPTs Gigabit Ethernet Feldbus zu ermöglichen
- Zur Erzeugung and Analyse von Ethernet Testnachrichten: Raw Ethernet Frames im OSI Layer 2, UDP, TCP, SOME/IP und ASMPT-spezifisches Format
- Zur Bestimmung von Ethernet Datenraten, Frame Übertragungsverzögerungen und Reserven
- Zur Automatisierung der Erstellung von AUTOSAR XML (ARXML) Modellbeschreibungs-Dateien aus ASMPTs Gigabit Ethernet Feldbus DSL-Dateien; die ARXML-Dateien werden in Vector CANalyzer zur Dekodierung von ASMPT-spezifischen Ethernet-Nachrichten verwendet
- Zur Konvertierung von Wireshark Trace-Dateien in ein mit Vector CANalyzer nutzbares Format mit Python PyShark
- Zur Test-Automatisierung mit Python PyAutoGUI
- Evaluierung von Vector Informatik Ethernet Analysegeräten
- Ethernet-Interface Hardware VN5640 und VN5650, CANalyzer Software mit TCP/IP API, CAPL Programmen and AUTOSAR ARXML
- Optimierung des Aufbaus für Datenaufzeichnung bis zur vollen Gigabit Ethernet Datenrate
- Entdeckung sporadischer Zeitabweichungen der Ethernet-Interface Hardware, Idee und Aufbau einer hochpräzisen Zeit-Referenz mit einem preiswerten GPS-Modul, Feststellung einer signifikanten Spec-Verletzung der Vector Hardware Zeitbasis
- Evaluierung GL Communications PacketExpert Gigabit Ethernet Tester
05/2019
-
07/2020
Consultant Test Software Design (Function Owner xDiagnostics), München
Magna Electronics Europe
(Automobil und Fahrzeugbau)
- Konzepterstellung der erweiterten Diagnose Test Software “xDiagnostics” für ein LIDAR System mit XCP on Ethernet zur Überwachung und Steuerung von bis zu 82 internen Signalen (Zustände, Zähler und Bitfehler von Highspeed Links, Spannungen, Temperaturen und mehr)
- Verwaltung von PTC Integrity Features, Requirements, Tasks, Reviews and Defects
- Überwachung der xDiagnostics Implementierung in der AUTOSAR LIDAR Compute Module SW und in der Vector CANoe-basierten Tester SW, CANoe GUI Design, CAPL Code Erstellung
- xDiagnostics ermöglichte eine Design-Validierung in einem frühen Entwicklungsstadium
08/2018
-
04/2019
Consultant Hardware Test, München
Magna Electronics Europe
(Automobil und Fahrzeugbau)
- Elektromagnetische Feldsimulationen mit CST für den GMSL Pfad eines Kameramoduls um die Signalintegrität zu verifizieren
- LIDAR Compute Module
- Bring-Up Unterstützung, Labortests, Fehleranalyse und Board Reparaturen
- Unterstützung der Design Validierung mit Schwerpunkt EMV Tests
- Bestimmung aller Hardware Datenquellen für eine Überwachung mit SoC Embedded Linux
- Erstellung von Requirements für eine Diagnose Test Software
11/2014
-
07/2018
Signal Integrity Consultant, Abteilung DES TCP PCB, Großraum München
Infineon Technologies
(Sonstiges)
- Signal Integrity und Power Integrity Simulationen von IC Packages und PCBs
- Line Impedance und Attenuation, Crosstalk, Eye Diagram und Skew
- Analysen für diverse Schnittstellen inklusive LVDS, DDR3, Ethernet Interfaces, Flash Speicher Kommunikation, EBU und CAN-Bus
- Entdeckung eines HF-Design Fehlers bei einem Evaluierungsboard, Erarbeitung eines verbesserten Designs zur Korrektur: Verhinderte eine Verzögerung der IC-Evaluierung und vermied die Kosten eines Evaluierungsboard Redesigns
- Entwicklung eines speziellen, aber leicht zu implementierenden PCB Clock Distribution Netzwerks für ein IC mit extrem steilen Clock Flanken: Ermöglichte den Betrieb des ICs trotz des falsch ausgelegten Clock Drivers
- Systemstudien von ADAS LVDS Übertragungsstrecken
- Simulationen und Optimierungen der Chip – PCB Übergänge von 77 GHz ADAS Radar MMICs
- EM Feldsimulationen zur Modell Extraktion von IC Packages und PCBs
- Erstellung von Matlab, Python und IronPython Programmen
04/2015
-
08/2015
Consultant, Ulm
Kathrein.net.tech
(Telekommunikation)
- Inbetriebnahme, Evaluierung und Optimierung von Transceiver Modulen
- Automatisierung von HF-Tests mit Matlab und Ruby.
09/2011
-
07/2014
Consultant, Abteilung MS/E, Stuttgart
Alcatel-Lucent
(Telekommunikation)
- Projekt Light Radio AAA: Aktives Antennen Array für 2.5 GHz LTE
- RX Pfad (LNAs, Filtern, Demodulator, Digitalem Dämpfungsglied und ADC): Messungen von Anpassung, Verstärkung, Rauschzahl, P1dB, IP3, Mischdämpfung, IQ Demodulations-Qualität, Übersprechen, Blocking, ADC Störsignalen und SFDR sowie Temperaturtests; Überarbeitung des HF Frontend Empfängers: 28% Flächenreduktion, bessere Performance
- Matlab Programmierung zur Steuerung von DUT / Messgeräten, Test Automatisierung, System Evaluierungen inklusive eines umfangreichen Realtime Spektrum Analysator Programms, automatisierte Blocking Tests
- Entdeckung einer sporadisch auftretenden Transceiver HF Instabilität, Idee der Nutzung des DUT als HF-Netzwerkanalysator zur Ermittlung der Ursache, Erstellung des dazu nötigen Matlab Programms und Durchführung von Tests, schnelle Identifizierung der problematischen Komponente: Vermied zeitintensive, aufwändige Fehlersuche beim Transceiver in seinem normalen Betriebsmodus
- Erstellung einer Kalibrationsumgebung für automatisierte Tests der HF Frontend Empfänger
- Projekt Metro WiFi Access Point: IEEE 802.11 a/b/g/n Modul
- Aufbau von SISO und MIMO Evaluierungs-Messplätzen
- Empfangszweig: Optimierung von AGC und Blocking-Eigenschaften, Messungen von Übertragungsrate, PSR (Packet Success Rate), Empfindlichkeit, RSSI (Receive Signal Strength Indicator), Dynamikbereich und Kanalunterdrückung. Sendezweig: Messung der TX EVM
- Berechnung von Systemreserven für LTE TX / WiFi RX Collocation
- Verifikation des Listen-Before-Talk Kanalzugriffsmechanismus nach ETSI Adaptivity Spezifikationen und Unterstützung der ETSI Zertifizierung
- Erstellung von Test Routinen mit Matlab und embedded Linux Programmierung des WiFi SoC, Aufbau einer Messumgebung für automatisierte Tests
- Evaluierungen von Agilent MXA / MXG und LitePoint Messgeräten
- Agile Design mit Scrum
10/2009
-
06/2011
Principal Member of Technical Staff
Ubidyne GmbH
(Telekommunikation, 10-50 Mitarbeiter)
- Entwicklung von 700 MHz und 900 MHz Multistandard Transceivern mit hohem Integrationsgrad, Spezifikation und Implementierung des Produktionstests
- Laborevaluierung eines 900 MHz WCDMA Transmitters mit integrierter digitaler Vorverzerrung und LDMOS Doherty Leistungsverstärker
- Thermische und elektrische Struktursimulationen von GaAs Leistungstransistoren
07/2006
-
09/2009
Head of RF Integration, Ulm
Ubidyne GmbH
(Telekommunikation, 50-250 Mitarbeiter)
- Aufbau und Leitung einer Gruppe mit bis zu 10 Mitarbeitern
- Erstellung des Entwicklungsprozesses (CAD Software, Bauelementebibliotheken, Messgeräte, Aufbau des Labors, Subversion Repository, Maßnahmen zur Qualitätssicherung)
- Projektmanagement mit Focus auf Erreichung der äußerst anspruchsvollen Zielvorgaben
- Erstellung / Prüfung von Spezifikationen für 3GPP UMTS und LTE Systeme, Module und HF Filter, Modul Architektur Entwicklungen in Zusammenarbeit mit System Engineering & ASIC Designern
- Verantwortlich für ca. 240 Aufbauten von DC bis 3,6 Gb/s: Entwurf, Aufbau, Inbetriebnahme, Evaluierung und Optimierung, Mithilfe bei Systemintegration
- Evaluation Boards für Ubidyne GaAs, SiGe und CMOS ASICs
- Multistandard Transceiver Module für aktive Antennen bei 900 MHz und 2,1 GHz: Pro Board bis zu 1400 Bauelemente, 3 verschiedene Ubidyne ASICs, mehrere Clock Domains, System-schnittstellen bis 2,5 Gb/s, 37 dBm HF-Leistungsverstärker, µCs mit SPI und I2C Interfaces
- Simulation von kritischen HF Strukturen mit dem 3D Feldsimulator HFSS
- Technologieauswahl, Aufbau und Evaluierung von HF-Filtern: Microstrip und Suspended Stripline Filter mit keramischen Resonatoren, Keramische Filter, Cavity Filter, Helical Filter, SAW, FBAR
- Auswahl von Aufbautechnologien: Keramiksubstrate, PCBs mit HF-Material, HDI PCBs
- Kooperationen und Zusammenarbeit mit externen Partnern:
- Evaluierung von EMS Unternehmen, Zusammenarbeit mit Xenterio: Design for Test, Design for Manufacturability, Bauelemente Beschaffung, PCB Bestückung, Fertigungs- und Zuverlässigkeitstests, Baugruppen Inbetriebnahme, Fehleranalyse und Fertigungseinführung
- Evaluierung von Leiterplattenherstellern, Zusammenarbeit mit fünf Unternehmen
- Toshiba: CMOS Chip Reviews und Optimierung der IC-Gehäuse
- Ferdinand-Braun-Institut: GaAs Flip-Chip Montage auf Keramiksubstraten
- Gemeinsame Entwicklungen mit Antennenherstellern Kathrein, Andrew und Huber & Suhner
01/2003
-
06/2006
Senior Design Engineer Cell Development, Düsseldorf
Toshiba Electronics Europe
(Sonstiges)
- Evaluierung und Auswahl von HF Entwicklungssoftware
- Berater bei HF- und Signal-Integrity Fragen für verschiedene Abteilungen
- Identifizierung der Ursache für zu hohe Störabstrahlung eines Automotive ICs
- Mitglied der Knowledge Management Expert Gruppe zur Sicherstellung der Entwicklungsqualität
- Entwicklungen von HF-Strukturen für CMOS-ICs, IC-Gehäuse und Leiterplatten
- Taktverteilung für ein 3,1 Gb/s Transceiver IC: Entwurf von HF-Leitungen und Optimierung des CMOS Quadratur-Taktgenerators
- Testchip zur HF-Charakterisierung von CMOS Strukturen: Entwurf, De-Embedding SW Erstellung in C++, S Parameter Messungen am Ferdinand-Braun-Institut in Berlin, Auswertung und Anpassung der Leitungsmodelle
- Entwicklung breitbandiger PCB auf SMA Übergänge bis 18 GHz für FR-4 Evaluation Boards: Optimierung der Strukturen mittels 3D-Feldsimulationen, S Parameter Messungen an der Ruhr-Universität Bochum
- Mitarbeit in den Normierungsgremien OIF und MIPI
- Toshiba Transceiver IC für OIF CEI konforme Backplane Übertragungsstrecken bis 11 Gb/s: Systemsimulationen, Erstellung der Spezifikation, Entwicklung des PFBGA-Gehäuses und des Evaluation Boards, Begleitung bei Charakterisierung und OIF Interoperabilitäts-Test
- Mitgestaltung der MIPI Spezifikation D-PHY (Serielle Datenübertragung bis 1 Gb/s pro Lane in Mobiltelefonen): Kanal- und Systemsimulationen, Erstellung von Kanal-Modellen, System-Budgets und S-Parameter Masken, Entwicklung von PBGA IC-Gehäuse und Evaluation Board für einen Toshiba MIPI Testchip
12/2000
-
12/2002
Entwicklungsingenieur, Abteilung Advanced Products Group, Berlin
Multilink Technology
(Telekommunikation, 250-500 Mitarbeiter)
- Mitwirkung beim Aufbau des Berliner Büros, organisatorische Aufgaben
- Entzerrer-ICs für Backplane-Systeme bis 12,5 Gb/s:
- Berechnung von Mixed-Mode S-Parametern und Cross Talk für Backplane Systeme
- Entwurf von adaptiven Entzerrern auf Systemebene (Feedforward Equalization und Decision Feedback Equalization) basierend auf dem LMS Algorithmus
- 10 Gb/s und 40 Gb/s Faseroptische Systeme für Metro und Long Haul:
- Betreuung von Kooperationen mit Prof. Petermann (Technische Universität Berlin) und Prof. Rosenkranz (Universität Kiel)
- Simulationen von Systemen zur Bestimmung der Anforderungen für elektrische Entzerrer-ICs
- Optimierung von duobinären Übertragungssystemen
- 3,1 Gb/s 8:32 CMOS Demultiplexer-IC:
- Auswahl und Entwurf eines BGA Gehäuses mit 384 Balls
- Entwicklung der Teststrategie
- Entwurf von Leiterplatten für Test und Qualifikation
- HF-Leitungen für Mixed Signal CMOS-ICs:
- Simulation, Optimierung und Modellierung von HF-Leitungen, Erstellung von Ersatzschaltbildern mit konzentrierten Elementen für Cadence Spectre
- Entwurf und messtechnische Auswertung eines Testchips
11/1998
-
11/2000
Entwicklungsingenieur, Bereich Information and Communication Networks, München
Siemens
(Telekommunikation)
- Entwicklung von HF Modulen für Mobilfunk und Daten-Transport:
- Verantwortlich für ein 1,8 GHz RX Frontend Modul für GSM Mobilfunk-Basisstationen: Projektkoordination, Definition der Architektur, Systemsimulation, Schaltungsentwurf, Layout, Evaluierung von Labormustern und Prototypen, Fertigungseinführung
- Qualifizierung und Fertigungseinführung eines 10 GHz VCOs
- Layout & Aufbautechnik von 40 Gb/s High Speed Digital Modulen für Faseroptische Systeme
Reisebereitschaft
In der Stadt Unterhaching mit einem Radius von 50 km verfügbar
exali IT-Haftpflicht-Siegel (Sondertarif für Freelancermap-Mitglieder)
Das original exali IT-Haftpflicht-Siegel bestätigt dem Auftraggeber, dass die betreffende Person oder Firma eine aktuell gültige branchenspezifische Berufs- bzw. Betriebshaftpflichtversicherung abgeschlossen hat. Diese Versicherung wurde zum Sondertarif für Freelancermap-Mitglieder abgeschlossen.
Versicherungsbeginn:
07.08.2018
Versicherungsende:
01.09.2025
