14.01.2025 aktualisiert


100 % verfügbar
Embedded Firmware Entwickler
Salzburg, Österreich
Deutschland +2
Diplom-Ingenieur für technisch-wissenschaftliche Berufe, Studium Medizintechnik an der FH Linz, Abschluss 2015info: Deutschland, Österreich, Schweiz
Skills
KeilC (Programmiersprache)ARM ArchitekturMedizinische GeräteAtlassian JiraMicrosoft AzureDebuggingEmbedded C++EthernetFirmwareFPGAInternet Control Message ProtocolIso 13485ISO 14971Python
FPGA/Mikrocontroller:
Timing Analysis und Timing Constraints
On-Chip Debugging mit Integrated Logic Analyzer
10G/1G Ethernet
Ethernet UDP Stack
PTPv2 IEEE 1588
PCIe Gen2/3
DDR3/4 Memory Controller
Design Architektur erstellen
SPI, UART, I2C, CAN, AXI, AXIS
Hardware Inbetriebnahme
Aurora
Hyperbus
Vivado, Keil, CCI, Visual Studio
Ultrascale+, Zynq, Spartan7
Source Code Verifikation und Simulation
ARM, AVR ATmega, TI MSP430
Netzwerkprotokolle - IP/UDP/TCP/ARP/ICMP/PTP
ARM Cortex A9/A53/R5
Microblaze(softcore)
Yocto Project
Petalinux
U-Boot
Xilinx FSBL
Programmierkenntnisse:
VHDL, C, Phyton, Matlab/Simulink (Embedded Coder), TCL-, Batch-, Shell Scripting
Normen/Regularien:
Quality Management Systems (ISO 13485)
Medical Electrical Equipment (EN 60601)
Medical Devices Software - SLCP (EN 62304)
Risk Management (ISO 14971)
Medical Devices - Usability Engineering (EN 62366)
Regulatory Affairs - Medical Device Directive
Zusätzliches Kenntnisse:
Softwaremodellierung (UML), Versionsverwaltung (SVN, Git), Jenkins, Azure DevOps, Jira, Docker, VUnit, OSVVM
Timing Analysis und Timing Constraints
On-Chip Debugging mit Integrated Logic Analyzer
10G/1G Ethernet
Ethernet UDP Stack
PTPv2 IEEE 1588
PCIe Gen2/3
DDR3/4 Memory Controller
Design Architektur erstellen
SPI, UART, I2C, CAN, AXI, AXIS
Hardware Inbetriebnahme
Aurora
Hyperbus
Vivado, Keil, CCI, Visual Studio
Ultrascale+, Zynq, Spartan7
Source Code Verifikation und Simulation
ARM, AVR ATmega, TI MSP430
Netzwerkprotokolle - IP/UDP/TCP/ARP/ICMP/PTP
ARM Cortex A9/A53/R5
Microblaze(softcore)
Yocto Project
Petalinux
U-Boot
Xilinx FSBL
Programmierkenntnisse:
VHDL, C, Phyton, Matlab/Simulink (Embedded Coder), TCL-, Batch-, Shell Scripting
Normen/Regularien:
Quality Management Systems (ISO 13485)
Medical Electrical Equipment (EN 60601)
Medical Devices Software - SLCP (EN 62304)
Risk Management (ISO 14971)
Medical Devices - Usability Engineering (EN 62366)
Regulatory Affairs - Medical Device Directive
Zusätzliches Kenntnisse:
Softwaremodellierung (UML), Versionsverwaltung (SVN, Git), Jenkins, Azure DevOps, Jira, Docker, VUnit, OSVVM
Erfahrung
Berufserfahrung5 - 10 Jahre
Freelancer seit2015
Sprachen
DeutschMutterspracheEnglischverhandlungssicher
Projekthistorie
- Diverse Filter (FIR, IIR) im FPGA implementieren + Co-Simulation in Python
- Aktuelle FPGA Architektur überarbeiten und Protokoll basierte Kommunikation (AXI4-Lite, AXI4-Stream) zwischen den FPGA Modulen implementieren
- Implementierung Kommunikation zu Controller via GPMC Interface
- Konzept und Implementierung von SDRAM Controller für zyklische Betriebsparameter Aufzeichnung im FPGA
- Modul für Datentransfer von SDRAM zu MicroBlaze implementieren
- FPGA Toolchain erweitern mit VUnit, Docker und Tcl Skripten
- Aktuelle FPGA Architektur überarbeiten und Protokoll basierte Kommunikation (AXI4-Lite, AXI4-Stream) zwischen den FPGA Modulen implementieren
- Implementierung Kommunikation zu Controller via GPMC Interface
- Konzept und Implementierung von SDRAM Controller für zyklische Betriebsparameter Aufzeichnung im FPGA
- Modul für Datentransfer von SDRAM zu MicroBlaze implementieren
- FPGA Toolchain erweitern mit VUnit, Docker und Tcl Skripten
- Mitentwicklung eines Batteriemanagementsystem (Konzept, Umsetzung) für eine neue Generation von E-Fahrzeugen
- Implementierung eines Schichtenmodells für einfache Portierungen unter Verwendung von FreeRTOS auf Cortex M4
- Safety Konzept auf CPLD Basis für inhouse Inverter
- Implementierung eines Schichtenmodells für einfache Portierungen unter Verwendung von FreeRTOS auf Cortex M4
- Safety Konzept auf CPLD Basis für inhouse Inverter
-Hyperbus Implementierung für Highspeed Kommunikation (CPU FPGA)
-Safety Konzept (STO, SS1, SBC) Ausarbeitung nach EN 61508 SIL3
-Safety Feature Implementierung (Dual Core System)
-Implementierung von proprietären Protokollen
-Safety Konzept (STO, SS1, SBC) Ausarbeitung nach EN 61508 SIL3
-Safety Feature Implementierung (Dual Core System)
-Implementierung von proprietären Protokollen