Beschreibung
* Durchführung Re-Design einer Leiterplatte (12-Lagen-Multilayer, ca. 30 Seiten Schaltplan)* analoge Elektronik in Kombination mit Digital-Elektronik
* FPGA von Intel Altera soll getauscht werden gegen einen FPGA von Xilinx
* fachspezifische Ausbildung
* Erfahrung im Design von Leiterplatten
* gute FPGA-Kenntnisse
Kontaktperson: Manager Contracting Herr Michael Zehetmaier
FERCHAU GmbH
Niederlassung München-City
Elsenheimerstraße 57
80687 München