Michael Rüttger nicht verfügbar bis 31.12.2020

Michael Rüttger

Hardware / Firmware-Entwickler (Embedded, FPGA, Microcontroller, Analog- und Digitaltechnik)

nicht verfügbar bis 31.12.2020
Profilbild von Michael Ruettger Hardware / Firmware-Entwickler (Embedded, FPGA, Microcontroller, Analog- und Digitaltechnik) aus Aschaffenburg
  • 63739 Aschaffenburg Freelancer in
  • Abschluss: Dipl.-Ingenieur (FH)
  • Stunden-/Tagessatz: nicht angegeben
    Verhandlungssache
  • Sprachkenntnisse: deutsch (Muttersprache) | englisch (gut)
  • Letztes Update: 20.11.2019
SCHLAGWORTE
PROFILBILD
Profilbild von Michael Ruettger Hardware / Firmware-Entwickler (Embedded, FPGA, Microcontroller, Analog- und Digitaltechnik) aus Aschaffenburg
DATEIANLAGEN
CV in English

Diese Anzeige ist nur für angemeldete Nutzer möglich.

CV (doc-Format)

Diese Anzeige ist nur für angemeldete Nutzer möglich.

CV (pdf-Format)

Diese Anzeige ist nur für angemeldete Nutzer möglich.

SKILLS
bisher >25 Projekte in der HW / SW Entwicklung und 13 FPGA Designs

langjährige Erfahrungen mit:

Analoger und Digitaler Schaltungstechnik,
- Digital und Analog Video, OpAmps, Filter, Audioverstärker, TTL, LV, CMOS, Power-Supply, Microcontroller;

den Schnittstellen,
- SDI-HD, ARINC-429, SMPTE-292, MIL-STD 1553, PCM30, ISDN, E1, T1, G.703, MVIP, SCSA, H100, PCI, PCIe, ISA, Ethernet, LVDS, EIA-644, USB, OHCI, EHCI, I2C, IIC, SPI, QSPI, RS232, RS485, RS422, IEEE488, IEC-625, HP-IB, Centronics

den Mikrocontrollern und Peripheriebausteinen:
- Cortex-M3 (SmartFusion)
- MC68xx, 68332, 68k, 68HC11 (Freescale / Motorola)
- uPD720101 (USB OHCI / EHCI)
- DSP, TMS320, NEC 77016, ADSP-21061 (SHARC)
- NIOS, NIOS-II (Softcore von Altera)
- AVR (Atmel)
- Infineon FALC, QuadFALC, CT812 (Telecom)
- Flash, EEPROM, SRAM, SDRAM, SSRAM, DDR

den CPLD und FPGA:
- SmartFusion, PolarFire von Microsemi
- Kintex-7 von Xilinx
- MACH, Atmel AT6000, Altera Cyclone, Stratix, MAX, FPGA Design, VHDL;

den Tools:
- Microsemi Libero, Xilinx ISE, Orcad Capture, Atmel IDS, Altera Quartus, Altera SOPC builder, ModelSim, Eclipse, gcc, wireshark, MicroCAP;

den Messgeräten:
- Oszilloskop, Logic-Analyzer, Audio-Analyzer, FFT

und den Programmiersprachen:
div. Assembler, C (Microtec, GNU-C, ANSI-C), Forth, VHDL;

hardwarenahe Programmierung (Embedded Systems), Hardware- und Firmware-Architektur und -Design, Inbetriebnahme und HW-Instandsetzung, SW-HW-Fehleranalyse, technische Dokumentation;
PROJEKTHISTORIE
seit Juni 2013
HW und SW Entwicklung in der Luft- und Raumfahrt Industrie
Entwicklung mehrer PCIe-IO Karten (Xilinx Kintek-7 FPGA, Microsemi Smart-Fusion & Polar-Fire FPGAs)
Entwicklung eines Testadapters für In-Circuit-Emulation (68020, 68040)
Fehleranalyse an Avionic-Datenbussen (MIL-STD-1553 / STANAG-3910)
Juli 2011-Mai 2013
Projekt bei einem Computer Hersteller
Softwareentwicklung eines Linux Device Drivers für HW-Accelerator, Entwicklung von Tools und
Libraries zum Testen von Streaming Data, Compression, Decompression (Deflate, GZIP, ZLIB).
Erstellen eines Interfaces zur Co-Simulation zwischen Device-Driver und VHDL Testbench
Programmiersprache: ANSI-C (GCC, GPL, Linux Bash Scripting)
Aug. 2009 - Juni 2011
Einsatz in der Luft- und Raumfahrt Industrie.
Untersuchung von Hard- und Softwareproblemen in einem Avionik-Computer (PowerPC, DSP, FPGA)
Fehleranalyse u. Weiterentwicklung mehrerer FPGA Designs (Actel mit Mentor Precision)
Simulation mit ModelSim. Timing- und Logic-Analyse der Hardware (Agilent und Tektronix Messgeräte).
Firmwareentwicklung in C für Sharc-DSP (Analog Devices).
Hardwarenahe Firmware (Stress-Software in C auf U-Boot).
Neudesign eines sicherheitskritischen Batterie- / Speichermoduls (Actel FUSION FPGA, Li-Ion)
Schaltungssimulation mit LTSpice
Nov 2008 - Juli 2009
Untersuchung von Hardware- und Softwareproblemen in Zusammenarbeit mit Hotline.
(Systemabstürze, sporadische Reboots)
HW-Verifikation, EMV, Messung der Signaltreue,
Erstellung von Funktionen zum Logging von Betriebszuständen, Analysesoftware

Mai 2007 - Okt 2008
Einsatz in der hardwarenahen Firmware-Entwicklung (BIOS) und dem Bring-Up von Blade-Servern,
Programmierung eines USB-Host-Drivers (OHCI) und von IDE-, SATA- und SCSI-Driver
Support für TFTP-Boot, SAS-Konfiguration
Programmierung in Forth und ANSI-C, Integrations- und Regressiontests

2007 Entwicklung eines Ethernet-Terminals zur Verwaltung der Uhrzeit, zur Anzeige von
Alarmzuständen und zur Erfassung externer Signale. Basierend
auf Cyclone-FPGA mit IP-Core Prozessor und Ethernet-MAC.
Mehrere UARTs gestatten den Anschluss externer Zeitsysteme
(ASCII-Protokolle, DCF77-Pulse, IRIG-Signale) zur Synchronisation
der Uhrzeit, die dann über TCP/IP an die Clients verteilt wird.
Umfang: Konzeption, Schematic, FPGA-Design, Bring-Up
komplette Firmware in C, Integration eines TCP/IP-Stacks.

2006 GBit-Ethernet MAC zur Extraktion von VoIP Daten, realisiert im
FPGA zusammen mit Prozessor (NIOS) und PCI-Bus Interface,
Decryption AS-128 (OpenCores IP)
Ankoppelung über National PHY (Gig PHYTER)
Entwicklung mittels Quartus (FPGA) und Eclipse (gcc Firmware)

2002 - 2006 mehrere verschiedene PCI-Boards zur Erfassung, Analyse und
Kompression von Audiodaten für den Telecom-Einsatz.
HW-Basis: MC68332, Cyclone (NIOS), PCI9054, CT812, TMS320C5402

FPGA-Design: Implementierung 32-Bit Prozessor (NIOS)
Prozessor-Peripherie (I2C, SPI, UARTS, BUS-Interfaces)
PCI-Bus Interface (Bus-Master)
DMA-Controller
SDRAM-Interface

Board-Design: Entwurf mittels ORCAD Schematic
PCI-Board mit Add-On-Boards
+ diverse Add-On-Interfaces (Schnittstellen)
+ DSP-Coprozessor-Board (Array von 12 DSPs)

Firmware: Erstellung der Firmware in C (GNU C-Compiler)
Umfang ca. 2,5MB in 36 Dateien (35.000 LOC)

Software: Erstellung der Testsoftware auf MSDOS-Basis
für Serienproduktion
(WATCOM-Compiler 10.0 mit DOS-Extender)
Teilweise Adaption des PCI-Treibers für Linux
(Beschränkung auf Compilieren (kdevelop)
Installieren des Treibers und Test der Applikation)

- Ethernet Audio-Terminal
basierend auf DOS im FLASH (ROMDOS) programmiert in C
Elan300-Prozessor und zusätzlicher DSP für Audio-Processing

- Timemaster-Board
Hochgenaue RTC mit Driftkompensation und externen Synchronisationsmöglichkeiten
Prozessor 68k-Familie, Atmel-FPGAs, Philips UART (RS232 / RS485 / RS422)
(ASCII-Protokolle, GPS (Rockwell / NMEA), IRIG, DCF77)

- Medizintechnik: Audiometer für Simultanaudiometrie
Entwicklung des Audioteils und Interface (IEEE-488)
Rauschgenerator für Gehöruntersuchung
Stimuli Software für Untersuchung der Nervenleitung

- Laufwerk- und Funktionssteuerung Tonbandmaschine
HW+SW Entwicklung der Steuerung mit 2 MCUs, programmiert in Assembler
proprietäre Vernetzung (RS485) im Token-Passing Verfahren

- komplette Laufwerks- und Ablaufsteuerung eines vernetzten Kassettenrecorder-Arrays
Konzepterstellung, HW-Design (Schematic), Firmwareentwicklung
MCU 68HC11 komplett in Assembler programmiert
proprietäres Token Passing Protokoll auf RS485-Basis

Aktuelle, ausführliche Projektliste zum Download (CV.pdf)
ZEITLICHE UND RÄUMLICHE VERFÜGBARKEIT
frei ab 1. April 2017 zu 100% (Bundesweit)
KONTAKTANFRAGE VERSENDEN

Nachricht:

Absenderdaten:

WEITERE PROFILE IM NETZ