Ingo Friedrich verfügbar

Ingo Friedrich

System & ASIC/FPGA Design Consultant

verfügbar
Profilbild von Ingo Friedrich System & ASIC/FPGA Design Consultant aus Taufkirchen
  • 82024 Taufkirchen Freelancer in
  • Abschluss: Dipl.-Ing.
  • Stunden-/Tagessatz:
  • Sprachkenntnisse: deutsch (Muttersprache) | englisch (verhandlungssicher)
  • Letztes Update: 01.07.2020
SCHLAGWORTE
DATEIANLAGEN
CV - Ingo Friedrich

Diese Anzeige ist nur für angemeldete Nutzer möglich.

SKILLS
ASIC/FPGA Design:
- anwendungsbereites Wissen und langjährige Erfahrungen in der High-Level-Beschreibung und Simulation
von deep-submicron ASICs and komplexen FPGAs mit den Beschreibungssprachen VHDL und Verilog
- mehrjährige Erfahrungen bei der Gestaltung und Durchführung von Schulungen zu VHDL, Verilog,
ASIC/FPGA-Design-Flow, Design-Methodik und EDA-Software sowie Requirement Based Engineering
- langjährige und umfassende Erfahrungen im Umgang und in der Anwendung sowie den Schnittstellen der
FPGA-Entwicklungstools von Actel, Altera, Atmel, Cypress, Lattice, Quicklogic sowie Xilinx (ISE, Vivado)
- mehrjährige umfassende Erfahrungen und Kentnisse der spezifischen FPGA-Strukturen und -Technologien
wie Actel mit EX, MX, SX ProASIC, HiRel; Altera mit Stratix, Cyclone, APEX; Xilinx mit Spartan, Virtex
- langjährige und erfolgreiche Projektarbeit im FPGA-Design, insbesondere in den letzten Jahren mit den
Xilinx-Familien Spartan6, Virtex7, UtraScalePlus sowie den Altera-Familien Stratix10 und Arria10
- weitreichende Kenntnisse im Design for Test (DFT) mit Synopsys Tools Test Compiler und TetraMAX
- mehrjährige Erfahrungen im Umgang mit den Schaltkreisentwurfsprogrammen Cadence, Mentor, Modelsim,
OrCAD, Protel Synopsys, Synplify, Veribest, VerilogXL, Viewlogic und den meisten ASIC-Backend-Tools
- langjährige Erfahrungen in der Design-Flow-Steuerung und dem Design-Constaining mit TCL/TK-Scripten
- umfassende praktische Erfahrungen im Umgang mit der Versionsverwaltung über CVS, SVN und Clearcase
- weitreichende Erfahrungen und Kenntnise im PCB-Layout-Design mit Eagle, OrCAD and Protel
- umfassende Kenntnisse im Design von Microcontroller-Systemen und in der Embedded Programmierung
- langjährige Erfahrungen in der Systementwicklung und Modellierung mit Mathlab und Simulink sowie Scilab
- mehrjährige Projekterfahrungen in der Requirement Erstellung und Validierung mit Doors entsprechend
den Normen RTCA DO-254 für komplexe elektronische Hardware und DO-178B für Software
- im Besitz der NATO Clearance für sicherheitskritische Bereiche und Anwendungen entsprechend
Sicherheitsüberprüfungsgesetz (SÜG) Ü1 (VS/vertraulich) und bei Bedarf Ü2 (geheim)

Automobil-Elektronik:
- weitreichende und tiefgehende Kenntnisse und Erfahrungen mit CAN-Bus und FlexRay-Systemen
- anwendungsbereites Wissen und umfassende Erfahrungen in der Anwendung von CAN-Bus-Monitor,
CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vector Tools sowie den internen BMW Tools
- mehrjährige Erfahrungen im Umgang bei der Fahrzeugdiagnose mit EDIABAS, INPA, SGBD bei BMW
- weitreichende Kenntnisse und Erfahrungen und in der Steuergeräte- und Fahrzeug-Hochrüstung und Diagnose
über Flashprogrammierung mit NFS und WinKFP über OBD, K-Line sowie MOST-Bus
- umfassende Erfahrungen und Kenntnisse im SG-Test für Laborarbeitsplätze und Fahrzeugverbundsysteme
- Erfahrungen in der Fehlerverfolgung und Auswertung in den Testumgebungen PQM, Testdirector, DSpace
- umfassende langjährige Kenntnisse in der Programmierung mit CAPL und Multilog LTL
- weitreichende Programmier- und Konfigurationserfahrungen mit den Tools von Vector und GiN
- umfassende Kenntnisse im Design von Microcontroller-Systemen und in der Embedded Programmierung
- grundlegende Erfahrungen in der Systementwicklung und Modellierung mit Matlab und Simulink
- langjährige Kenntnisse der BMW spezifischen Entwicklungsstruktur und Prozessabläufe
- erfolgreicher Abschluss des BMW internen Fahrertrainings
- im Besitz der Führerscheinklassen 1 bis 5 (alle Klassen)

etriebssysteme und Software:
- langjährige Erfahrungen im Umgang mit den Betriebssystemen UNIX (SunOS, Solaris, HP-UX), Linux,
Windows9X, WindowsNT, Windows2000, WindowsXP und Windows7/10
- weitreichende Kenntnisse und Erfahrungen in der Batch-Prgrammierung unter Unix/Linux mit bash, csh, tcsh
- langjährige Erfahrungen in der Programm-Steuerung und dem User-Interface mit TCL/TK sowie Perl
- umfassende Kenntnisse und Erfahrungen im Umgang mit Office-Software (Word, Excel, Powerpoint, Visio)
- langjährige Projekt-Erfahrungen im Programmieren von Datenbank-Sytemen wie dBase, Informix, Oracle
- umfassende Kenntnisse und Erfahrungen in den Programmiersprachen Ada, Assembler, C, Clipper, SQL
PROJEKTHISTORIE
  • 02/2018 - bis jetzt

    • Wenglor MEL, Eching
  • System- und FPGA-Design-Ingenieur
  • - Konzeption und Realisierung von schneller 3D-Bilderfassung und -verarbeitung
    - Erstellung universelles Interface für Sony Exmor CMOS Image Sensor Famile
    - Umsetzung des FPGA Designs in FPGAs von Xilinx UltraScalePlus
    - Anbindung der LVDS Bilddaten an UltraScalePlus PS DDR4 Interface
    - Aufbereitung der Bildinformationen im externen PL DDR4 Interface
    - Evaluierung und Erstellung des Camera Picture Processing in MatLab
    - Umsetzung der MatLab Algorithmen in ultraschnelle FPGA Logik
    - Versionierung und Verwaltung der VHDL Sourcen mit Git
    - automatische FPGA Bitfile und Embedded Linux Generierung mit Jenkins
    - Schaltplan- und Board-Design mit Altium Designer

  • 12/2015 - 01/2018

    • Infineon AG
  • ASIC- und FPGA-Verifikations-Ingenieur
  • - Konzeption und Realisierung eines Fault-Injection-Emulators für sicherheitskritische ChipCard-ASICs
    - Fault- und Attack-Emulation speziell von Verschlüsselungs-Prozessoren und ARM-Prozessor-Cores
    - RTL Fault-Simulation mit Cadence NCSim, Synthese der 40 nm ASICs mit Synopsys Design Compiler
    - scriptbasiertes DC Post-Processing der ASIC-Netzliste und Einfügen von Fault-Injection-Zellen
    - Hardware-Verifikation auf Hitex-Emulator mittels ASIC zu FPGA Mapping in Altera Stratix5 FPGAs
    - Ansteuerung der Fault-Injection-Zellen über Firmware mit Perl- bzw. TCL-Scripting
    - Erstellung und Laufzeitoptimierung der spezifischen C bzw. Assembler Testprogramme

  • 09/2012 - 11/2015

    • Rohde & Schwarz GmbH & Co. KG
  • ASIC- und FPGA-Design-Ingenieur
  • - Entwicklung für einen DSP-ASIC, 1GHz Systemtakt, 28 nm TSMC-Technologie, Dienstleister Fujitsu
    - Design von verschiedenen DSP- und Trigger-Modulen mit Datenraten bis zu 10 GB/s
    - Entwicklung der Akquisitions- und Bildspeicher-Verarbeitung; Speicher-Controller-Anbindung für DDR4
    - Designflow mit Synopsys Design Compiler, RTL und Code Coverage Simulation mit Aldec Riviera Pro,
    Verifikation der Hardware-Designs mit Gate Level Simulation unter Synopsys VCS
    - Einbau von Design for Test (DFT) und Scan-FFs, Reset- und Clock-Tree Synthesis, Gated Clock Insertion

    - Entwicklung der Signalverarbeitungs-Komponenten für ein Real-Time Oszilloskop
    - Realisierung mit Xilinx Virtex 7 FPGAs und Altera Arria 10 sowie Altera Stratix 10
    - Design der Speicherinterfaces für Vendor-spezifische DDR3 und DDR4-Memory Controller
    - Anbindung an Host-PC mittels PCI-Express Controller IP-Core, Ansteuerung Display-Speicher
    - Realisierung der Bilddaten-Kompression und -Filterung mit Virtex7-DSP-Slices
    - Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado, Altera Quatus II
    - Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

    - Entwicklung der Signalverarbeitungs-Komponenten für einen Signal Vektor Generator
    - Realisierung mit Xilinx Spartan 6 FPGAs, Display-Speicher-Anbindung über DDR3-Controller
    - Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx XST
    - Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

    - Entwicklung der Signalverarbeitungs-Komponenten für einen Frequenz Spektrum Analyzer
    - Realisierung mit Xilinx Virtex 7 FPGAs, Datenaustausch über Gigabit Transceiver
    - Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Xilinx Vivado
    - Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

    Ingenieurbüro Friedrich




    - Entwicklung der Steuereinheit und Datenverteilung von einem Terrahertz 3D-Körper-Scanner
    - Implementierung der Bildverarbeitungs-Algorithmen in VHDL für DSP-Slices
    - Realisierung in Altera Stratix 5 und Altera Arria 10 sowie Altera Stratix 10 FPGAs
    - Verwendung von Gigabit Transceivern und Anpassung an Vendor-spezifische DDR3-Controller
    - Hardwareentwurf mit VHDL unter Mentor HDL Designer, Synthese mit Altera Quatus II
    - Funktions-Simulation und Code Coverage mit Modelsim und Aldec Riviera Pro

  • 04/2011 - 08/2012

    • BMW AG
  • System-Design und Test-Ingenieur
  • - Definition von Spezifikationen für Systemarchitekturen für Steuergeräte
    - Definition der Testprozeduren und der dazugehörigen Hil - Funktionen
    - Erstellung von Systemanforderungen für den Lieferanten
    - Abstimmung der Projektpläne mit dem Lieferanten
    - Überwachung der Implementierung der Systemkomponenten beim Lieferanten
    - Testdurchführung der geforderten Systemfunktionen laut Lastenheft beim Lieferanten
    - Fehleranalyse, Auswertung, Dokumentation, Statistik und Abstimmung über Fehlerbeseitigung
    bei Problemfällen zusammen mit den dafür zuständigen Fachabteilungen sowie direkt mit den
    Entwicklungsabteilungen der jeweiligen Zulieferer
    - Testeinbau und Programmierung sowie Codierung in aktuellen Fahrzeugreihen
    - Testfahrten zur Überprüfung des Verhaltens unter realen Bedingungen mit Fehleraufzeichnung
    - Umrüstung ganzer Fahrzeuge auf den jeweiligen Integrations-Stand mit SG-Programmierung

  • 02/2006 - 03/2011

    • MTU Aero Engines Holding AG
  • Hardware- und System-Ingenieur
  • - System Requirement Erstellung und Validierung entsprechend DO-254/DO-178B mit Doors
    - Hardware- und Systementwicklung von Flugregelsystemen und Triebwerksüberwachung (DAL A)
    - Systementwicklung und Modellierung mit Mathlab und Simulink sowie Scilab
    - Hardwareentwurf mit VHDL in FPGAs unter Mentor HDL Designer, Synthese mit Mentor Leonardo und
    Precision in verschiedene ASIC- und FPGA-Technologien,Verifikation der Hardware-Designs mit Modelsim
    - Synthese- und Constraint- Steuerung sowie FPGA-Implementation mit TCL/TK- und Perl-Scripten
    - Umsetzung in Aircraft PCB Boards und Inbetriebnahme sowie HW/SW-Integration
    - Realisierung mit Actel FPGAs ProASIC und AX sowie mit Xilinx FPGAs Spartan3 und Virtex4
    - Erstellen der Spezifikationen, Reports und Dokumente für die Freigabe bei den Behörden
    - Entwicklung einer internen VHDL IP-Core-Datenbank für Digitale Signalverarbeitung sowie deren
    Verifikation wie Delay Lines, Daten-Puffer, FIR, IIR, MAC-Units, Sin/Cos, Up/Down Converter und (I)FFT
    - Firmware- und Testsoftware-Entwicklung für Hardware Debugging mit Lauterbach Trace32 und Nexus
    Schnittstelle für MPC565, Programmierung in ANSI C und Ada

  • 03/2005 - 01/2006

    • MAN Nutzfahrzeuge AG
  • CAN-System- und Meßtechnik-Ingenieur
  • - Hardwareentwicklung für fahrzeugspezifische Meßelektronik und Aufbau entsprechender Meßaufnehmer
    sowie die Entwicklung von Hardware-Systemen für die anschließende Signalverarbeitung in FPGAs
    - Aufbau und Wartung von Remote-Meßsystemen für Langzeitmessungen in Kundenfahrzeugen
    - Konfiguration von Meßsystemen mit komplexer Steuerung und Anzeige in MicroLab und MicroGraph
    - Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
    - Programmierung von spezifischen CAN-System-Testaufgaben mit CAPL
    - Konfiguration und Programmierung von GiN-MultiLog mit LTL-Language
    - Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
    mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
    - Design und Debugging von CAN-Bus-Komponenten für Komfortelektronik der LKW schwere Reihe
    - Erarbeitung von Systemteststrategien für den Gesamtfahrzeugtest

    Ingenieurbüro Friedrich

  • 06/2002 - 02/2005

    • BMW AG
  • System-Design und Test-Ingenieur
  • - System-Design und Test-Ingenieur für CAN-Bus-Komponenten und kompletten Fahrzeugverbund
    - Design und Debugging von CAN-Bus-Komponenten für den neuen BMW 5er und 6er
    - Modellbeschreibung und Simulation von CAN-Bus-Komponenten mit Matlab und Simulink
    - Systemtest mit CAN-Bus-Monitor, CANCorder, CANanlyzer und Optolyzer, MOST-Bus, Vectortools
    - spezifischer Intensivtest von einzelnen Steuergeräten wie z.B. Sitzmodule, Klimaanlage oder Fensterheber
    - Anpassung der Tests an geänderte Lastenhefte, andere Umweltbedingungen oder an Kundenanforderungen
    - Fehleranalyse, Auswertung, Statistik und Abstimmung über Fehlerbeseitigung bei Problemfällen zusammen
    mit den dafür zuständigen Fachabteilungen und direkt mit den Entwicklungsabteilungen der Zulieferer
    - Einführung und tiefgehende Evaluierung von FlexRay für Laborarbeitsplätze und Fahrzeugverbundsysteme
    - Entwicklung und Durchführung von Systemtests und Debugging von FlexRay-Komponenten und -Systemen
    - Fahrzeugdiagnose mit EDIABAS, INPA, SGBD sowie selbstentwickelten Scripting-Tools
    - Fehlerverfolgung und Auswertung in den Testumgebungen PQM, Testdirector, DSpace
    - Steuergeräte-Hochrüstung über Flashprogrammierung mit NFS, WinKFP über OBD, K-Line und MOST
    - verantwortlich für den kompletten Fahrzeug-Systemtest bei verschiedenen Umweltbedingungen
    wie Fahrzeug-Intensivtest, Kaltland- und Heißland-Erprobung, Komponententest auf Teststrecken
    - Vorbereitung und Betreuung der Fahrzeuge bei publikumswirksamen Veranstaltungen

  • 10/2001 - 05/2002

    • Marvell/Syskonnect GmbH
  • ASIC Design Consultant
  • - Design von einer Single-Chip-Lösung für Gigabit Ethernet 64Bit/66MHz PCI-Einsteckkarte
    - Komplexität etwa 500.000 ASIC Gatter, realiert in 0.15 µm CMOS Technologie
    - Design Entry mit Verilog, Simulation mit Verilog-XL und NC-Verilog,
    Synthese mit Synopsys Design Compiler, Test Insertion mit Synopsys Testcompiler

  • 07/1999 - 09/2001

    • BetaResearch GmbH
  • ASIC-Designer und System-Architect
  • - Design von DVB/FAST-Scramblern als 19-Zoll-Industriegerät mit Actel-FPGAs,
    Synthese mit Synplify, Simulation mit Modelsim und Cadence Leapfrog
    - Projektplanung und Designüberwachung für PCMCIA-CommonInterface-Modul
    Realisierung über eigenen ASIC (Samsung), Synthese mit Synopsys Design Compiler,
    Simulation mit Modelsim, Testinsertion mit Synopsys Testcompiler,
    embedded Programmierung des internen 8051 Core mit C und Assembler
    - Projektplanung und komplettes Systemdesign (inklusive PCB) von Constant Delay
    DVB/FAST-Scrambler als PCI-Einsteckkarte, Realisierung mit Actel- und Altera-
    FPGAs, Synthese mit Synplify, Simulation mit Modelsim, Schematic und
    PCB Design mit Protel, Softwaretreiber-Entwicklung für WDM-Treiber mit C++
    - Projektplanung und komplettes Systemdesign (inklusive PCB) von MPI (MPEG
    Packet Inserter) als PCI-Einsteckkarte, Realisierung mit Actel und Altera-FPGAs,
    Synthese mit Synplify, Simulation mit Modelsim, Schematic und PCB Design mit Protel,
    Softwaretreiber-Entwicklung für WDM-Treiber mit C++
    - Konzeption eines DVB-Encoder-USB-Modul, verantwortlich für Hardwarearchitektur und
    Systemrealisierung mit FPGAs und Cypress-ICs

  • 10/1998 - 06/1999

    • Distributor Unique
  • Field Application Engineer
  • - Betreuung verschiedener Kundenprojekte als Field Application Engineer und
    Ingenieurbüro Friedrich




    Designumsetzung auf Actel und Cypress FPGAs sowie NEC ASICs
    - Durchführung von Schulungen auf den Gebieten VHDL/Verilog Hardware-Beschreibung,
    FPGA Design, System-Design sowie ASIC-Etwurfs-Methoden

  • 12/1996 - 09/1998

    • Design Center des Halbleiterherstellers AMI
  • ASIC-Designer
  • - Projektleiter bei sieben digitalen ASIC-Projekten im Bereich von 20.000 Gatter
    bis 150.000 Gatter, verschiedenste Applikationsfelder
    - Projektleitung des Digitalteils an einen Industriebus-Mixed-Signal ASIC (ASI)
    - drei ASIC-Projekte mit FPGA-Prototyping durch Altera (FLEX8000 und FLEX10K)
    sowie durch Xilinx (XC4000 und Virtex)
    - Design-Entry VHDL und Schematic beim Mixed-Signal-ASIC mit Cadence,
    bei den rein digitalen ASIC-Projekten mit Synopsys Design Compiler, Simulation mit
    Cadence Leapfrog, Synopsys VSS, Synopsys TetraMAX, IKOS-Boxen

  • 07/1989 - 08/1997

    • Tridelta AG
  • Systemprogrammierer für PPS-Sytem
  • - Entwicklung und Umsetzung eines ERP Systems mittels dBase und Clipper und Schaffung
    einer Schnittstelle zu der bestehenden SAP/R2-Lohnbuchhaltung
    - ständige Weiterentwicklung der Software bedingt durch neue Kundenanforderungen wie
    SAP/R3-Anbindung und neue betriebsinterne Datenbankstrukturen

  • 04/1996 - 11/1996

    • Firma MAZeT
  • System-Entwickler
  • - System-Entwickler für den Entwurf von Microcontroller-Boards
    - Microcontroller- und Systemprototyping für PowerPC-Systeme, Programmierung der
    Motorola PowerPC und MC68K-Familie mit C, Schaltungsrealisierung mit Xilinx-FPGAs
    bis XC4085, Design-Entry mit VHDL, Synthese mit Synopsys FPGA-Compiler,
    Simulation mit Synopsys VSS

  • 06/1995 - 03/1996

    • MSC Vertriebs GmbH
  • ASIC-Designer
  • - Mitarbeit TDC-ASIC, Realisierung mit Toshiba-Gate-Arrays, 120.000 Gatter
    - Design Entry mit Cadence Framework (Schematic-Hard-Macro, Verilog),
    Simulation mit Verilog XL und Verifault

  • 08/1994 - 09/1994

    • ER&P GmbH
  • Datenbank-Programmierer
  • - Entwicklung und Programmierung einer Datenbankschnittstelle zwischen VAX/VMS und
    PC/Windows mittels SQL und Informix
    - Programmierung von Anwendersoftware, Client-Server-Applikationen und SQL-Datenbanken
    - Restrukturierung und Effizienzerhöhung der bestehenden Kunden-Datenbanken mit SQL
    - Programmierung des Zugriffs auf Großrechner-Datenbanken über den PC mittels SQL
    - Netzwerkplanung und -installation

  • 07/1991 - 08/1991

    • Siemens-Nixdorf-AG
  • Reparaturingenieur in für Notebooks
  • - Fehlersuche bei der Notebookfertigung an den Notebook-Motherboards
    - Reparatur und Bugfixing gefertigter Notebooksysteme

ZEITLICHE UND RÄUMLICHE VERFÜGBARKEIT
Umkreis München bis maximal  75 km
KONTAKTANFRAGE VERSENDEN

Nachricht:

Absenderdaten: