Valerij Beller verfügbar

Valerij Beller

FPGA-Entwickler

verfügbar
Profilbild von Valerij Beller FPGA-Entwickler aus Muenchen
  • 80993 München Freelancer in
  • Abschluss: Diplom-Ingenieur Elektrotechnik (TUHH)
  • Stunden-/Tagessatz:
  • Sprachkenntnisse: deutsch (verhandlungssicher) | englisch (Grundkenntnisse) | russisch (Muttersprache)
  • Letztes Update: 18.05.2020
SCHLAGWORTE
PROFILBILD
Profilbild von Valerij Beller FPGA-Entwickler aus Muenchen
DATEIANLAGEN
Kernkompetenzen

Diese Anzeige ist nur für angemeldete Nutzer möglich.

Zeugnis

Diese Anzeige ist nur für angemeldete Nutzer möglich.

Lebenslauf

Diese Anzeige ist nur für angemeldete Nutzer möglich.

CV

Diese Anzeige ist nur für angemeldete Nutzer möglich.

SKILLS
Meine Kernkompetenzen sind digitale Signalverarbeitung (Kommunikationssysteme) und digitale Hardware (speziell FPGA/VHDL Entwicklung):
  • Spezifikation und Entwicklung von Gesamtarchitektur/Konzept für FPGA basierte Systeme.
  • Simulationen von Kommunikationssystemen unter Matlab/Simulink.
  • Umsetzung von Algorithmen auf FPGAs (Intel, Microchip, Xilinx): VHDL Programmierung, ModelSim Simulation, Integration und Verifikation.
  • Messungen: Digital, HF, Bitfehlerrate (Oszilloskop, Spektrum-Analysator, Logik-Analysator, Rauschgenerator, etc.).
  • Hardwarenahes C-Programmierung für Mikrokontroller.
  • Erstellen der C-Modelle für Simulation-Beschleunigung.
  • Gute Kenntnisse in Standards/Systemen wie: ECSS/CCSDS für Satcom, DVB-S2/S2x, CAN-Bus, CANOpen Ptotokol, etc.
  • Schaltungsentwurf mit Altium-Designer und Eagle.
  • Messautomatisierung/Programmierung mit LabVIEW
PROJEKTHISTORIE
  • 12/2019 - 01/2020

    • BellComTec
  • System und FPGA-Entwicklung
  • Aufgabe: Entwicklung eines high-speed Modulators für Satelliten als FPGA IP-Core nach CCSDS 401.0-B-29 Standard. Teilaufgaben sind:
    1. Spezifikation des Modulators
    2. Programmieren der Matlab-Simulationsmodelle
    3. Umsetzung der Modulator-Algorithmen in VHDL
    4. Verifikation des VHDL-Codes unter ModelSim
    5. Implementieren des Modulators für Xilinx, Intel und Microchip FPGAs
    6. Dokumentation

    Eingesetzte HW/SW: Matlab, Modelsim, Xilinx (ISE, PlanAhead, Vivado, Virtex-5, Virtex-7, Zynq7000, ZynqUltraScale+), Intel (Quartus Prime, Cyclone-5, Stratix-5), Microsemi (Libero SoC, RTG-4, SmartFusion-2)

  • 08/2018 - 08/2019

    • BellComTec
    • < 10 Mitarbeiter
    • Telekommunikation
  • System und FPGA-Entwicklung
  • Aufgabe: Entwicklung eines high-speed Transmitters für Satelliten als FPGA IP-Core nach CCSDS 131.2-B.1 Standard. Teilaufgaben sind:
    1. Spezifikation des Transmitters
    2. Programmieren der Matlab-Simulationsmodelle
    3. Umsetzung der Transmitter-Algorithmen in VHDL
    4. Verifikation des VHDL-Codes unter ModelSim
    5. Implementieren des Transmitters für Xilinx, Intel und Microchip FPGAs
    6. Dokumentation

    Eingesetzte HW/SW: Matlab, Modelsim, Xilinx (ISE, PlanAhead Virtex-5), Intel (Quartus Prime, Stratix-5), Microchip (Libero SoC, RTG-4, SmartFusion-2)

  • 10/2018 - 03/2019

  • FPGA-Entwicklung
  • Aufgabe: Implementierung einer Synchronisationsoption zwischen mehreren Geräten in der Materialprüfanlagen, synchrone Erfassung dr Messwerte und synchrone Ausgabe der Stellwerte in mehrachsigen Materialprüfmaschinen.
    Eingesetzte HW/SW: Microsemi ProASIC3, Libero SoC, ModelSim

ZEITLICHE UND RÄUMLICHE VERFÜGBARKEIT
Deutschlandweit
KONTAKTANFRAGE VERSENDEN

Nachricht:

Absenderdaten:


exali IT-Haftpflicht-Siegel (Sondertarif für Freelancermap-Mitglieder):

Das original exali IT-Haftpflicht-Siegel bestätigt dem Auftraggeber, dass die betreffende Person oder Firma eine aktuell gültige branchenspezifische Berufs- bzw. Betriebshaftpflichtversicherung abgeschlossen hat. Diese Versicherung wurde zum Sondertarif für Freelancermap-Mitglieder abgeschlossen.

Versicherungsbeginn:
15.10.2018

Versicherungsende:
01.01.2022

Zum exali-Profil »