Denis Tcherniakhovski verfügbar

Denis Tcherniakhovski

FPGA Designer

verfügbar
Profilbild von Denis Tcherniakhovski FPGA Designer aus Karlsruhe
  • 76133 Karlsruhe Freelancer in
  • Abschluss: Master
  • Stunden-/Tagessatz:
  • Sprachkenntnisse: deutsch (verhandlungssicher) | englisch (verhandlungssicher) | russisch (Muttersprache)
  • Letztes Update: 15.05.2020
SCHLAGWORTE
PROFILBILD
Profilbild von Denis Tcherniakhovski FPGA Designer aus Karlsruhe
SKILLS
  • FPGA, PCB, Schematics, Embedded Design
  • VHDL, Veriliog, Labview, Python, C
  • Xilinx, Altera, PADS
  • CPU: Nios, PPC, ARM
  • Comm.: PCIe, UDP, 10G/25G
  • Processing Algorithms: Ultrasound, Trigger, Filter, Control
  • Slow Control: PMBus, SPI, I2C, CAN
PROJEKTHISTORIE
  • 12/2018 - bis jetzt

    • CERN CMS
    • 500-1000 Mitarbeiter
    • Sonstiges
  • HW & FPGA Design: Trace Finder. L1 Trigger DAQ.
    • Spurerkennung mittels Hough-Transformation.
    • Evaluierung schneller (25Gb per Link, 32 Links) seriellen FPGA-zu-FPGA Kommunikation über optische Medien (FireFly, BOA, QSFP+).
    • Protokolle: Aurora, UDP FPGA Typ -> UltraScale+ XCVU9P
    • Tools: Vivado, ChipScope, IBERT, Python

  • 12/2012 - bis jetzt

  • Ultraschall Medizinanwendung. Entwicklung einer DAQ zu Brustkrebs-Früherkennung.
    • Komplettes DAQ-System für 480 Ultraschallkanäle. Hardware + FPGA-Firmware + LL-Software.
    • Algorithmen zur Datenfilterung, Echoerkennung und effizienten Datenspeicherung, High-speed Datenübertragung via pcie und 10G UDP.
    • FPGA Typ -> Altera Cyclone V, 2019 Upgrade auf Xilinx Kintex-7
    • Tools: Quartus, ISE, Vivado, ChipScope , ModelSim, Matlab, Labview

  • 05/2008 - bis jetzt

  • Das Karlsruher Tritium Neutrino Experiment – KATRIN. Entwicklung eines DAQ / Triggersystems zum Filtern, Detektieren, Auswerten und Speichern der Ereignisse.
    • Komplettes DAQ-System für 3000 Kanäle. CPCI-Subrack System (Hardware + FPGA-Firmware).
    • DAQ basiert auf einer mehrstufiger Trigger Logik, realisiert in mehreren FPGAs.
    • Algorithmen zur Datenfilterung, Pulserkennung und effizienten Datenspeicherung, High-speed Datenübertragung via pcie und 1G UDP.
    • FPGA Typ -> Altera Cyclone III, 2015 Upgrade auf Xilinx Kintex-7
    • Tools: Quartus, ISE, Vivado, ModelSim, Matlab

  • 02/2019 - 10/2019

  • FPGA: In-System Programming
    • Eingebettene IP core für Remote Firmware Upgrade.
    • Protokolle: TCP/IP, JTAG FPGA Typ -> Virtex 7
    • Tools: Vivado, ChipScope, Python

  • 09/2016 - 11/2018

  • Zerstörungsfreie Prüfung (NDT) in der Pipeline-Inspektion.
    • FPGA-Design. Ultraschallanwendung.
    • Algorithmen zur Datenfilterung, Echoerkennung, Datenreduktion, DMA-Anbindung an CPU via pcie.
    • Interfaces: pcie, SPI, I2C, COM
    • FPGA Typ -> Artix 7
    • Tools: Vivado, ChipScope, ModelSim, Matlab, Labview

  • 10/2014 - 10/2015

  • Zerstörungsfreie Prüfung (NDT) – Wanddickenmessung in der Stahlblechanlage
    • FPGA-Design. Ultraschallanwendung. Algorithmen zur Datenfilterung, Echoerkennung und massiven Datenreduktion
    • Interfaces: pcie, SPI, I2C, CAN
    • FPGA Typ -> Virtex 6
    • Tools: ISE, ModelSim, Matlab, Labview

  • 01/2008 - 07/2009

  • Entwicklung einer Controller-Karte mit moderner deterministischer Kommunikation (FlexRay) zur Maschinenansteuerung in der Bühnentechnik.
    • Systemkonzept. Realisierung des FlexRay Interfaces im FPGA. Präzise Motorsteuerung. SIL 3.
    • Algorithmen/Interfaces: PID-Regler, FlexRay Feldbus, Safety-Funktionen
    • FPGA Typ -> Altera Cyclone II
    • Tools: Quartus, NIOS-II, ModelSim, LabView

ZEITLICHE UND RÄUMLICHE VERFÜGBARKEIT
Reisebereitschaft: zu meetings 1-2 Mal / Woche, europaweit
Generell: Home Office
KONTAKTANFRAGE VERSENDEN

Nachricht:

Absenderdaten: