Verifizierung von Verilog-Code mit SystemVerilog (HDVL)

Frankfurt am Main  ‐ Vor Ort
Dieses Projekt ist archiviert und leider nicht (mehr) aktiv.
Sie finden vakante Projekte hier in unserer Projektbörse.

Schlagworte

Beschreibung

* Verifizierung von Verilog-Code mit SystemVerilog (HDVL)
* Hardwareentwicklung

* Kenntnisse im Bereich Microprozessoren und digitale IC's
* Umfangreiche Projekterfahrung im Bereich SystemVerilog
* Sehr gute Kenntnisse Verilog HDL/ VHDL/ HDVL
* Idealerweise Projekterfahrung im Automotive-Umfeld

Schlagwörter:
HDVL, VHDL, SystemVerilog, Microprozessoren, IC, Hardwareentwicklung


Kontaktperson: Personalreferentin Frau Nadja Michaela Bärwald


FERCHAU Engineering GmbH
Niederlassung Frankfurt
Kruppstr. 105
60388 Frankfurt
Start
sofort
Dauer
26 Wochen
Von
FERCHAU GmbH
Eingestellt
04.03.2014
Ansprechpartner:
Daniel Gogel
Projekt-ID:
673409
Vertragsart
Freiberuflich
Um sich auf dieses Projekt zu bewerben müssen Sie sich einloggen.
Registrieren